Tugas Pendahuluan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Download File

 1.)     Kondisi [kembali]

Percobaan 1 kondisi 4 :

Buatlah sebuah rangkaian lengkap yang memuat 3 gerbang NAND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 4 input, kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.

 2.)     Gambar Rangkaian Simulasi [kembali]

 3.)     Video Simulasi [kembali]

Berikut video simulasi dari rangkaian:

 4.)     Prinsip Kerja [kembali]

Rangkaian pada percobaan 1 kondisi 4 terdiri atas 3 gerbang NAND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 4 input,kemudian 2 gerbang XOR dan 2 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LOGIC PROBE. Dimana input awal berupa 4 saklar SPDT.Tetapi di rangkaian ini kita memakai logic probe. Apabila switch SPDT terhubung dengan sumber Vcc maka logic probe akan berlogika 1 dan apabila switch SPDT terhubung dengan Ground maka akan berlogika 0.

 Sesuai dengan tabel kebenaran gerbang logika diatas, pada gerbang NAND akan berlogika satu jika terdapat input bernilai 0. Pada gerbang OR akan berlogika 1 ketika terdapat input bernilai 1. Pada gerbang XOR akan berlogika 1 jika nilai dari kedua input berjumlah ganjil. Pada gerbang XNOR akan berlogika 1 ketika nilai dari input bernilai genap.

    Saat ketika semua saklar terhubung ke Vcc, output gerbang NAND akan berlogika 0 karena semua inputan di masing kaki input yang berlogika 1. Kemudian output kedua gerbang OR akan berlogika 0 dan 1 karena inputan di gerbang OR 1 mempunyai input semuanya 0 dan gerbang OR 2 mempunya 1 inputan 1 pada kaki input. Selanjutnya output gerbang XOR akan berlogika 1 sebab kedua inputan berlogika 1 dan 0, maka output gerbang XNOR akan berlogika 1 dikarenakan kedua inputnya memiliki nilai yang sama, sehingga ada arus mengalir ke Logic state berlogika 1.

    Saat salah satu dari saklar 1 atau saklar 2 dimatikan atau keduanya mati tetapi saklar 3 terhubung dengan Vcc maka logic state akan berlogika 0. Jika semua saklar dimatikan maka logic state akan berlogika 1.

 5.)     Download File [kembali]

Datasheet NAND gate disini
Datasheet OR gate disini
Datasheet XOR gate disini
Datasheet  XNOR gate disini
Datasheet SPDT disini
Rangkaian Percobaan 1 Kondisi 4 disini
Video Simulasi disini